译码器和数据选择器实验报告

 时间:2014-11-01  贡献者:linburger

导读:分别用3-8译码器74ls138和四选一数据选择器实现y=ab,译码器和数据选择器12 级电子信息工程20121060192 朱加熊实验目的1、熟悉集成译码器和数据选择器。 2、掌握集成译码器和数据选择器的应用。 3、学习组合逻辑电路的设计。实验仪器

分别用3-8译码器74ls138和四选一数据选择器实现y=ab
分别用3-8译码器74ls138和四选一数据选择器实现y=ab

译码器和数据选择器12 级电子信息工程20121060192 朱加熊实验目的1、熟悉集成译码器和数据选择器。

2、掌握集成译码器和数据选择器的应用。

3、学习组合逻辑电路的设计。

实验仪器及材料1、双踪示波器2、器件:74LS00 二输入端四“与非”门1片74LS20 四输入端双“与非”门1片74LS139 双 2-4 先译码器1片74LS153 双 4 选 1 数据选择器1片实验内容1、译码器逻辑功能测试将 74LS139 译码器按图 3.1 接线,按表 3.1 分别置位输入电平,填输出状态表。

仿真结果 Y0Y1

Y2 Y3

2、译码器转换 将双 2-4 线译码器转换为 3-8 译码器。

(1)、画出转换电路图。

(2)、在试验箱上接线并验证设计是否正确。

(3)、设计并填写该 3-8 线译码器逻辑功能表,画出输入、输出波形。

电路图

逻辑功能表ABCY000Y0001Y1010Y2注:表中 Y=Yi 表 011Y3示 Yi=0,其余输出值为 1100Y4101Y53、数 据 选 择 110Y6 器的测试及应用111Y7(1)、将双 4 选 1 数据选择器 74LS153 参照图 3.2 接线, 测试其逻辑功能并填写功能表 3.2.

(2)、将试验箱上 4 个不同频率的脉冲信号接到数据选择 器 4 个输入端,将选择端置位,使输入端分别观察到 4 种不 同频率的脉冲信号。

(3)、分析上述实验结果并总结数据选择器的作用。

逻辑功能表输出控制 选择端 数据输入端 输出EA1 A2 D3 D2 D1 D0YHXXXXXXLLLLXXXLLLLLXXXHHLLHXXLXLLLHXXHXHLHLXLXXLLHLXHXXH

LHHLXXXLLH H HXXXH4、应用设计 (1)、用 2-4 线译码器 74LS139 和少量逻辑门设计一个一位全减器。

列出真值表和卡诺图,画出原理图,在实验箱上 接线并验证设计是否正确。

(2)、用 4 选 1 数据选择器 74LS153 和少量逻辑门设计一 个 1 位全加器。

列出真值表和卡诺图,画出逻辑图,在实验 箱上接线并验证设计是否正确。

全减器 逻辑功能表An Bn Cn Cn+1 Dn 00000 00111 01011 01110 10001 10100 11000

原理图11111仿真结果 Cn+1

Sn全加器 逻辑功能表 Ai Bi Ci Ci+1 Si

00000 00101 01001 01110 10001 10110 11010 11111 原理图仿真结果 Ci+1

组合逻辑电路的设计方法 1.进行逻辑抽象 1)确定输入变量和输出变量; 2)定义逻辑状态的含义; 3)列出逻辑真值表。

2.写出逻辑函数式。

3.选定器件的类型。

4.将逻辑函数化简成适当的形式。

5.根据化简后的逻辑函数式,画出逻辑图。

6.工艺设计。