74LS138管脚功能

 时间:2020-05-08  贡献者:陈海娣

导读:74ls138管脚图及真值表,.74ls138 引脚图74HC138 管脚图:74LS138 为 3 线-8 线译码器,共有 54/74S138 和 54/74LS138 两种线路结构型式,其工作原理如下:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为

74ls138管脚图及真值表
74ls138管脚图及真值表

.74ls138 引脚图74HC138 管脚图:74LS138 为 3 线-8 线译码器,共有 54/74S138 和 54/74LS138 两种线路结构型式,其工作原理如下:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为 低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低 电平译出。

利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器;若外接一个反 相器还可级联扩展成 32 线译码器。

若将选通端中的一个作为数据输入端时,74LS138 还可作数据分配器 用与非门组成的 3 线-8 线译码器 74LS138.

.3 线-8 线译码器 74LS138 的功能表无论从逻辑图还是功能表我们都可以看到 74LS138 的八个输出引脚,任何时刻 要么全为高电平 1—芯片处于不工作状态,要么只有一个为低电平 0,其余 7 个 输出引脚全为高电平 1。

如果出现两个输出引脚同时为 0 的情况,说明该芯片已 经损坏。

当附加控制门的输出为高电平(S=1)时,可由逻辑图写出由上式可以看出,同时又是这三个变量的全部最小项的译码输出,所以也把这 种译码器叫做最小项译码器。

71LS138 有三个附加的控制端、和。

当、时,输出为高电平(S=1),译码器 处于工作状态。

否则,译码器被禁止,所有的输出端被封锁在高电平,如表 3.3.5 所示。

这三个控制端也叫做“片选”输入端,利用片选的作用可以将多篇连接起 来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。

在图 3.3.8 电路中如果把作 为“数据”输入端(同时),而将作为“地址”输入端,那么从送来的数据只能通 过所指定的一根输出线送出去。

这就不难理解为什么把叫做地址输入了。

例如.

.当=101 时,门的输入端除了接至输出端的一个以外全是高电平,因此的数据以 反码的形式从输出,而不会被送到其他任何一个输出端上。

【例 3.3.2】 试用两片 3 线-8 线译码器 74LS138 组成 4 线-16 线译码器,将输入 的 4 位二进制代码译成 16 个独立的低电平信号。

解:由图 3.3.8 可见,74LS138 仅有 3 个地址输入端。

如果想对 4 位二进制代码, 只能利用一个附加控制端(当中的一个)作为第四个地址输入端。

取第(1)片 74LS138 的和作为它的第四个地址输入端(同时令),取第(2) 片的作为它的第四个地址输入端(同时令),取两片的、、,并将第(1)片的 和接至,将第(2)片的接至,如图 3.3.9 所示,于是得到两片 74LS138 的输出 分别为图 3.3.9 用两片 74LS138 接成的 4 线-16 线译码器.

.式(3.3.8)表明时第(1)片 74LS138 工作而第(2)片 74LS138 禁 止,将的 0000~0111 这 8 个代码译成 8 个低电平信号。

而式(3.3.9)表明时,第(2)片 74LS138 工作,第(1)片 74LS138 禁止,将 的 1000~1111 这 8 个代码译成 8 个低电平信号。

这样就用两个 3 线-8 线译码器扩展成一个 4 线-16 线的译码 器了。

同理,也可一用两个带控制端的 4 线-16 线译码器接成一个 5 线-32 线译码器。

例 2. 74LS138 3-8 译码器的各输入端的连接情况及第六脚()输入信号 A 的 波形如下图所示。

试画出八个输出引脚的波形。

解:由 74LS138 的功能表知,当(A 为低电平段)译码器不工作,8 个输出引脚 全为高电平,当(A 为高电平段)译码器处于工作状态。

因所以其余 7 个引脚输 出全为高电平,因此可知,在输入信号 A 的作用下,8 个输出引脚的波形如下: 即与 A 反相; 其余各引脚的输出恒等于 1(高电平)与 A 的波形无关。

2.译码器 译码器是组合电路的一部分。

所谓译码,就是把代码的特定含义“翻译”出来的 过程,而实现译码操作的电路称为译码器。

译码器分成三类: (1)二进制译码器:如中规模 2-4 线译码器 74LS139,3-8 线译码器 74LS138 等。

(2)二-十进制译码器:实现各种代码之间的转换,如 BCD 码-十进制译码器 74LS145 等。

(3)显示译码器:用来驱动各种数字显示器,如共阴数码管译码驱动 74LS48(或 74LS248)共阳数码管译码驱动 74LS47(或 74LS247)等。

.

.2.译码器实验 (1)将二进制 2-4 线译码器 74LS139 插入 IC 空插座中,管脚排列图见图 13。

输 入端 G、A、B 接逻辑开关,输出端 Y0、Y1、Y2、Y3 接 LED 发光二极管,接通电源, 按表 5 输入各逻辑电平,观察输出结果并填入表 4.6 中。

图 13 74LS139 管脚排列图图 14 74LS138 管脚排列图 表 5 74LS139 2-4 线译码器功能表输入 输出 G B A Y0 Y1 Y2 Y3 1xx 000 001 010 011注: 表中×为状态随意.

.表 6 74LS138 3 线-8 线译码器功能表输入输出使能 选择 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2 C B Ax1 xxx0x xxx10 00010 00110 01010 01110 10010 10110 11010 111注:G2 = G2A + G2B ,表中×为状态随意将 74LS138 集成片插入 IC 空插座中,输入端 G1、G2A、G2B、A、B、C 接逻辑开关, 输出端 Y0 ~ Y7 接 LED 发光二极管,接通电源,按表 6 输入各逻辑电平,观察输出 结果并填入表 6 中。

使能端信号 G1、G2A、G2B 满足表 6 条件时,译码器选通。

译码 器扩展,用 74LS139 双 2-4 线译码器可接成 3-8 线译码器。

用 74LS138 两片 3-8 线译码器可组成 4-16 线译码器。

图 15 74LS145 管脚排列图.

.(2)将 BDC 码-十进制译码器 74LS145 插入 IC 插座中,管脚排列图见图 15,输入 端 A、B、C、D 接 8421 码拨码开关,输出端“0~9”接 LED 发光二极管。

接通电源, 拨动拨码开关,观察输出 LED 发光二极管是否和拨码开关所指示的十进制数字一 致。

(3)将译码驱动器 74LS48(或 74LS248)和共阴极数码管 LC5011-11(547R) 插入 IC 空插座中,按图 16 接线。

接通电源后,观察数码管显示结果是否和拨码开 关指示数据一致。

如无 8421 码拨码开关,可用四位逻辑开关(即普通拨动开关) 代替。

图 16 译码显示电路图 四、注意事项 插入或拔取集成片时须切断电源,不能带电操作。

译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译",将其转换成相应的输出信号。

译码器的种类很多,常见的有二进制译码器、二-十进制译码器和数字显示译码器。

.

. 1.二进制译码器 (1) 定义 二进制译码器:能将 n 个输入变量变换成 2n 个输出函数,且输出函数与输入变量构成的 最小项具有对应关系的一种多输出组合逻辑电路。

(2) 特点● 二进制译码器一般具有 n 个输入端、2n 个输出端和一个(或多个)使能输入端。

● 在使能输入端为有效电平时,对应每一组输入代码,仅一个输出端为有效电平, 其余输出端为无效电平(与有效电平相反)。

● 有效电平可以是高电平(称为高电平译码),也可以是低电平(称为低电平译码)。

(3) 典型芯片 常见的 MSI 二进制译码器有 2-4 线(2 输入 4 输出)译码器、3-8 线(3 输入 8 输出)译码器 和 4-16 线(4 输入 16 输出)译码器等。

图 7.7(a)、(b)所示分别是 T4138 型 3-8 线译码器的管脚 排列图和逻辑符号。

.

.图 7.7 T4138 译码器的管脚排列图和逻辑符图中,A2、A1、A0 ------ 输入端; Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端; S1,S2,S3 -------- 使能端,作用是禁止或选通译码器。

该译码器真值表如表 7.1 所示。

表 7.1 T4138 译码器真值表输入输出S1 S2+S3 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71000 00 1 1 1 1 1 1 11000 11 0 1 1 1 1 1 1.